TV、ブロードキャスト・アプリケーション向けFPGA評価ボードであるCVK(Consumer Video Kit)、BCK(Broad Cast Kit)を中心に紹介を行います。
また最新28mmプロセスFPGAを使用した最新評価ボードの紹介も行います。

高速かつ複雑化しているFPGA搭載システムにおいては、シミュレーションでは完璧でも実機では不具合が発生するケースが急増していますが、実機デバッグにおいても誰にでも簡単に論理検証を行うことができるようになっています。リアルタイムにFPGA内部のノードの信号を手軽にモニタできるFPGAアナライザやDDRメモリの初期化シーケンスやタイミング検証、メモリ・コントローラの最適化が可能なDDRアナライザなど信頼性とデバッグ効率を劇的に向上する実機検証の最新技術について実例をベースにわかりやすくご紹介します。

大規模なFPGA開発を成功させる秘訣は今までの設計スタイルからの脱却が必要です。 短期間で高品質、ボードの立ち上げをスムーズに行う秘訣を伝授し、お客様のFPGA開発の成功へ導いていきます。
UHF帯(420MHz帯/920MHz帯)は、センサーネットワークやワイヤレスリモコン使用で脚光を浴びております。UHF帯用RFICと低消費電力動作可能なFPGAを用い、短TATでシステム開発が可能な開発キットをご提案させていただきます。

FPGAデザイン検証では、シミュレーションだけでは見つけにくい多くの問題が潜んでいます。これらの問題は、後工程になるほど多くの解析工数が必要となり、市場へのリリースを遅延する原因となります。
アルデックが提供するデザインルールチェックは、多くの問題を設計初期に確認することが可能で、後工程で発生する問題解析での多くの工数を削減できます。
本発表では、デザインルールチェックのご紹介とデモをご覧いただけます。

組込み機器においては、先端アルゴリズムの搭載が価値を持つ。デジカメにおける画像処理の急速な進化が良い例である．組込み機器ではCPUの計算能力や消費電力が制限されるため、専用ハードによるサポートが求められる。反面、専用ハードの開発期間やコストが課題となる。本講演では、リコンフィギュラブルSoCというコンセプトに基づき、先端アルゴリズムの組込みを容易化するプラットフォームと開発フローを紹介する。

富士通株式会社と富士通アドバンストテクノロジ株式会社は、下記のプリント基板向けのノイズ対策設計システムの発売を2011年1月から開始しました。
◆伝送線路ノイズ解析システム 「SignalAdviser-SI」
◆電源ノイズ解析システム 「SignalAdviser-PI」
◆EMCデザインルールチェックシステム 「SignalAdviser-EMC」
これらのシステムは設計者がシグナルインテグリティからパワーインテグリティ、EMCまでの包括的なノイズ対策をプリント基板設計に、設計上流段階で作り込むことを可能にします。その結果、品質の向上と、設計手戻り防止により開発期間の短縮が実現できます。

タイミング問題解決は設計者にとって益々難しくなってきています。 今日の設計では数万におよぶFalse PathやMulti Cycle Pathが存在する可能性があります。タイミングの問題を解決するには設計者は手作業でSDCに指定するプロセスを何度も繰り返すことになります。Blue Pearlを用いてRTLレベルでSDC自動生成をする事で、繰り返し回数を激減させエラーリスクが低減する結果となります。Blue Pearlの最大の利点は早期にタイミング問題収束させ、かつデザインリスクを低減する事にあります。

当社紹介を致します。
ASIC/FPGAの論理設計/検証を主業務としております。
その中での、開発事例やその他のお話など出来ればと考えております。

FPGAを使った回路では、オシロやFPGAに内蔵するタイプのロジックアナライザのIPコアを使うことが現在の主流となっています。しかしながら、高密度な基板やBGAタイプのFPGAではオシロで信号を見ることができませんし、FPGAに内蔵するロジアナはFPGAが動作するまで使うことができません。このような従来の手段では、FPGAがコンフィギュレーションされる前の、実装が上がった直後の基板をデバッグすることができません。
本講演では、FPGAに論理合成もコンフィギュレーションもせずに、JTAGを使ってFPGAのI/O端子を操作するという、より手軽で強力なデバッグ方法を紹介します。

弊社から提供するFPGA搭載の評価ボード「PowerMedusa」シリーズの中から、LSIの設計評価検証に最適なFPGAボードとLSI検証ソフトをご紹介します。 また、電子回路設計や組込みシステム設計の教育として最適なトレーニング用FPGAコンポーネントと教材をご紹介します。

近年、FPGA･PLDを採用するアプリケーションが飛躍的に拡大していますが、ラティスセミコンダクター社が製品化した最新のFPGA MachXO2は、超低コスト・低消費電力・省スペースを実現し、今までのFPGA･PLDでは困難であったコンスーマー・モバイル製品での採用がすすんでいます。　　 講演では、なぜコンスーマー・モバイル製品へのFPGA･PLDが採用されていくのか、MachXO2の最新の機能、コンスーマーモバイルアプリケーションで必要をされるリファレンスデザインも合わせてお話しいたします。

エンジニアにとって、高速化する信号は、ノイズを生み出しその対策に悩まされる一因となっている。ボード上での、ノイズ対策・高速通信を取扱う手法として、光アクティブコネクターを用いた設計手法とメリットを提案する。
今後のFPGAトレンド(光を取り込む)を見据え、ボード上での光伝送を今から取り入れノイズ対策だけでなく、複合的なメリットも併せて紹介する。

FPGAデザイン検証では、シミュレーションだけでは見つけにくい多くの問題が潜んでいます。これらの問題は、後工程になるほど多くの解析工数が必要となり、市場へのリリースを遅延する原因となります。
アルデックが提供するデザインルールチェックは、多くの問題を設計初期に確認することが可能で、後工程で発生する問題解析での多くの工数を削減できます。
本発表では、デザインルールチェックのご紹介とデモをご覧いただけます。

デジタル信号処理(Digital Signal Proseccing)のアルゴリズムをFPGAを使い簡単に性能評価したい要望が多くあります。評価ボードは、低価格でありながら大規模FPGAを搭載し、PCI-Expressもありハードウェアとして評価に対応できる十分なスペックと持ちます。しかしながらPCI-Expressが高速に動作しないことやドライバを用意しなければアプリケーションにデータが渡らずアルゴリズム評価にはソフトウェアが十分ではない。そこで高速DMA、ドライバ、データ収集アプリを作成し、ユーザが簡単にアルゴリズム評価できる品名：iBB(IPコア)を用意しました。特にMATLAB/Simulink環境でロジック設計できるSystem GeneratorとIPコアの組み合わせが効果的です。もちろんVHDL/Verilogも可能です。Virtex-6 ML605評価ボードで動作します。

富士通株式会社と富士通アドバンストテクノロジ株式会社は、下記のプリント基板向けのノイズ対策設計システムの発売を2011年1月から開始しました。
◆伝送線路ノイズ解析システム 「SignalAdviser-SI」
◆電源ノイズ解析システム 「SignalAdviser-PI」
◆EMCデザインルールチェックシステム 「SignalAdviser-EMC」
これらのシステムは設計者がシグナルインテグリティからパワーインテグリティ、EMCまでの包括的なノイズ対策をプリント基板設計に、設計上流段階で作り込むことを可能にします。その結果、品質の向上と、設計手戻り防止により開発期間の短縮が実現できます。

大規模なFPGA開発を成功させる秘訣は今までの設計スタイルからの脱却が必要です。 短期間で高品質、ボードの立ち上げをスムーズに行う秘訣を伝授し、お客様のFPGA開発の成功へ導いていきます。
UHF帯(420MHz帯/920MHz帯)は、センサーネットワークやワイヤレスリモコン使用で脚光を浴びております。UHF帯用RFICと低消費電力動作可能なFPGAを用い、短TATでシステム開発が可能な開発キットをご提案させていただきます。

FPGAの微細化が進み低コスト・低消費電力化を実現するなか、新しいアプリケーションの出現、これまで以上の性能要求、さらなる開発工数の削減と市場への短期製品投入の必要性などの背景から、FPGAはASIC/ASSPの代替ソリューションとして注目を集めています。本講演では、ザイリンクスの最新FPGAがもたらす市場メリットやその最新技術をご紹介します。